当摩尔定律放慢脚步，芯片性能还能靠什么继续提升？华为近日提出“韬（τ）定律”，主张用“时间微缩”替代“几何微缩”，通过系统级设计延续性能增长。这一思路不仅为国产芯片打开新空间，也悄然改写着半导体行业的投资逻辑。且看机构最新研判。

当摩尔定律放慢脚步，芯片性能还能靠什么继续提升？华为近日提出“韬（τ）定律”，主张用“时间微缩”替代“几何微缩”，通过系统级设计延续性能增长。这一思路不仅为国产芯片打开新空间，也悄然改写着半导体行业的投资逻辑。且看机构最新研判。

当摩尔定律的“几何缩微”逼近物理与经济双重极限，一条新的技术路径正在尝试切换芯片演进的核心变量：从“尺寸”转向“时间”。

5月25日，华为何庭波在IEEE ISCAS 2026上正式提出“韬（τ）定律”，核心理念是用“时间微缩”替代传统的“几何微缩”。通俗来说，不再执著于把晶体管做得更小，而是通过系统性降低信号传播的时间常数τ，来持续提升芯片性能。

过去几十年，半导体产业主要沿着摩尔定律演进：缩小晶体管尺寸、提高单位面积密度，从而获得性能提升与成本下降。但进入先进制程阶段后，量子隧穿、功耗密度、散热压力和资本开支大幅上升，传统路径的边际收益明显递减。韬定律正是诞生于这一背景之下。

据介绍，韬定律的实现路径覆盖四个层级：器件、电路、芯片、系统。在电路环节，华为创新性地提出了“逻辑折叠”技术。该技术将“二维平面芯片”推向“立体化结构”，即通过把电路分布到垂直堆叠的多层有源芯片上，关键路径的走线长度大幅缩短，寄生电阻电容显著降低。换句话说，就是缩短了电子的“通勤距离”。

这一定律并非停留在理论层面。过去六年，基于韬定律，华为已成功设计并量产了381款芯片，广泛覆盖各行各业。其中，将于2026年秋季面世的麒麟芯片，率先采用了逻辑折叠技术，性能获得明显提升。预计到2031年，基于该定律的高端芯片，其晶体管密度将达到1.4nm制程的同等水平。

在多家机构看来，韬定律本质上是在硬约束条件（如缺少EUV光刻机）下的一种工程绕行方案。它同时印证了一个判断：国产高性能芯片的未来，关键已不只是“制程之争”，而是布局、封装、互联与系统集成效率的综合较量。

华泰证券研报表示，“韬定律”本质上是“System-Technology Co-Optimization（系统技术协同优化）”方法论的进一步演进，与英伟达、台积电、苹果等巨头在高级系统级协同设计上的探索不谋而合。不同之处在于，华为提供了一种在特定物理限制下、以架构创新弥补先进制程空窗期的差异化实现手段。海通国际认为，韬定律的核心意义不在于短期直接替代EUV或先进制程，而在于中国半导体产业正从“单点工艺追赶”转向“系统工程创新”。

综合机构研判，以下三条投资主线值得关注：

1.先进封装：韬定律提供方法论，而方法论的落地必须依赖封装工艺。混合键合、TSV、CMP等工艺需求有望迎来爆发式增长。受益标的包括：盛合晶微、通富微电、长电科技、拓荆科技、华海清科、盛美上海。

2.晶圆代工：若“时间微缩”成为可验证的技术路径，制程节点将不再是晶圆制造最重要的决定因素。这意味着，成熟制程（DUV产线）或将被重新定义为“战略资产”。代表标的：中芯国际、华虹半导体。

3.国产EDA：3D全尺度逻辑折叠要求EDA工具链将多层堆叠裸片视为单一设计实体，而现有的面向面积、时序、功耗三轴独立优化的EDA工具难以支持。建议关注：华大九天、概伦电子、广立微。

风险提示：半导体新路径工程化进展不及预期，国产EDA产品验证与客户导入不及预期，下游晶圆厂及芯片设计资本开支波动，国际贸易环境及供应链扰动等。以上观点均来自华泰证券、海通国际、华创证券、招商证券、国盛证券等机构近期公开的研究报告，不代表本平台立场，敬请投资者注意投资风险。